L99H01QFTR/conducteur Automotive 32-Pin LQFP T/R de moteur

L99H01QFTR/conducteur Automotive 32-Pin LQFP T/R de moteur

1,1 horloge périodique (CLK)

• Ce signal d'entrée fournit la synchronisation de l'interface série. Le présent de données à l'entrée de données périodiques (DI) est verrouillé sur le bord de montée de l'horloge périodique (CLK). Des données sur des données périodiques (FAIRE) sont décalées au bord en baisse de l'horloge périodique (CLK).
• L'horloge périodique CLK doit être activeonly pendant un cadre (basse phase de CSN). N'importe quelle autre commutation de CLK près de n'importe quel bord de CSN a pu se produire pour installer/violations de prise dans la logique de SPI du dispositif.

1,2 entrée de données périodiques (DI)

• Cette entrée est employée pour transférer des données en série dans le dispositif. Des valeurs sont verrouillées sur le bord de montée de l'horloge périodique (CLK).

1,3 sortie de données périodiques (FAITES)

• Ce signal de sortie est utilisé comme moyen de transférer des données en série hors du dispositif. Des données sont décalées sur le bord en baisse de l'horloge périodique (CLK).
• FAITES reflète également le statut du ([7]) tandis que CSN est bas et aucun signal d'horloge n'est présent.

1,4 puce choisie pas (CSN)

• Quand ce signal d'entrée est haut, l'interface de communication du dispositif est ne pas sélectionner et la sortie de données périodiques (FAIRE) est à grande impédance. L'entraînement de cette entrée bas permet la communication.
• La communication doit commencer et s'arrêter sur un de bas niveau de l'horloge périodique (CLK). SPI peut être conduit par un microcontrôleur avec son fonctionnement périphérique de SPI en mode suivant : CPOL = 0 et CPHA = 0.